PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-082829

(43)Date of publication of application: 22.03.2002

(51)Int.CI.

G06F 12/00 G06F 1/32

GC6F 12/06

(21)Application number: 2000-269587

(71)Applicant: NEC KOFU LTD

(22)Date of filing:

06.09.2000


(72)Inventor: WATANABE TAKANORI

(54) DEVICE AND METHOD FOR CONTROLLING POWER CONSUMPTION

(57)Abstract:

PROBLEM TO BE SOLVED: To control the power consumption of a main storage device when a computer system operates.

SOLUTION: When a mode switching signal 101 instructs a normal mode, a bank busy controlling part 3 prohibits the start of new access processing to an optional memory bank 5-n (0≤n≤3) among a plurality of memory banks 5-0 to 5-3 between the time when access processing to the memory bank 5-n is started and the time when a predetermined bank busy time passes. On the other hand, when a power saving mode is instructed, access processing to all of the memory banks 5-0 to 5-3 is prohibited between the time when any of the plurality of memory banks 5-0 to 5-3 is started and the time when the bank busy time passes.



LEGAL STATUS

[Date of request for examination]

20.08.2001

[Date of sending the examiner's decision of

02.12.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-82829

(P2002-82829A)

(43)公開日 平成14年3月22日(2002.3.22)

(51) Int.Cl.7		識別記号		FΙ		5	テーマコード(参考)	
G06F	12/00 1/32 12/06	5 5 0	•	G06F	12/00	5 5 O E	5 B O 1 1	
					12/06	5 5 0 B	5B060	
		550			1/00	3 3 2 Z		

審査請求 有 請求項の数11 OL (全 12 頁)

(21)出願番号

特願2000-269587(P2000-269587)

(22)出顧日

平成12年9月6日(2000.9.6)

(71)出願人 000168285

甲府日本電気株式会社 山梨県甲府市大津町1088—3

(72)発明者 渡辺 崇紀

山梨県甲府市大津町1088-3 甲府日本電

気株式会社内

(74)代理人 100088959

弁理士 境 廣巳

Fターム(参考) 5B011 EB01 HH02 KK02 LL11


5B060 CA01 MM01

(54) 【発明の名称】 消費電力制御装置及び消費電力制御方法

(57)【要約】

【課題】 主記憶装置の消費電力をコンピュータシステムの運用時に制御できるようにする。

【解決手段】 バンクビジー制御部 3 は、モード切り替え信号 1 0 1 によって通常モードが指示されている場合は、複数のメモリバンク $5-0\sim5-3$ の内の任意のメモリバンク 5-n ($0\leq n\leq 3$) に対するアクセス処理が開始されてから予め決められているバンクビジー時間が経過するまでの間、メモリバンク 5-n に対して、省電力モードが指示されている場合は、複数のメモリバンク $5-0\sim5-3$ の内の何れか 1 つのメモリバンク に対するアクセス処理が開始されてから上記パンクビジー時間が経過するまでの間、全てのメモリバンク $5-0\sim5-3$ に対するアクセス処理を禁止する。



【特許請求の範囲】

【請求項1】 複数のメモリバンクを備えた主記憶装置 の消費電力を制御する消費電力制御装置であって、

前記各メモリバンクのバンクビジー状態を管理し、前記 主記憶装置を備えたコンピュータシステムの運用中に加 えられるモード切り替え信号によって省電力モードが指 示されている場合は、前記モード切り替え信号によって 通常モードが指示されている場合に比較して、バンクビ ジーにより前記各メモリバンクに対するアクセスが禁止 される割合を多くするバンクビジー制御部を備えたこと を特徴とする消費電力制御装置。

【請求項2】 請求項1記載の消費電力制御装置に於い τ.

前記パンクビジー制御部は、前記モード切り替え信号に よって通常モードが指示されている場合は、前記複数の メモリバンクの内の任意のメモリバンクに対するアクセ ス処理が開始されてから予め決められているバンクビジ 一時間が経過するまでの間、該アクセス処理の開始され たメモリバンクに対する新たなアクセス処理の開始を禁 止し、省電力モードが指示されている場合は、前記複数 のメモリバンクの内の何れか1つのメモリバンクに対す るアクセス処理が開始されてから前記バンクビジー時間 が経過するまでの間、前記複数のメモリバンク全てに対 するアクセス処理の開始を禁止する構成を有することを 特徴とする消費電力制御装置。

【請求項3】 請求項2記載の消費電力制御装置に於い て、

前記バンクビジー制御部は、

前記各メモリバンク毎のバンクビジーカウンタと、

前記各メモリバンク毎のセレクタ回路であって、前記モ ード切り替え信号によって通常モードが指示されている 場合は、対応するメモリバンクに対するアクセス処理が 開始された時、対応するバンクビジーカウンタにカウン ト開始を指示し、省電力モードが指示されている場合 は、前記複数のメモリバンクの内の何れか1つのメモリ パンクに対するアクセス処理が開始された時、対応する パンクビジーカウンタにカウント開始を指示するセレク 夕回路と、

前記各メモリバンク毎のアクセス判定回路であって、対 応するパンクビジーカウンタのカウント値に基づいて、 対応するメモリバンクへのアクセス処理を許可するか否 かを判定するアクセス判定回路とを備えたことを特徴と する消費電力制御装置。

【請求項4】 請求項1記載の消費電力制御装置に於い τ.

前記パンクビジー制御部は、前記モード切り替え信号に よって通常モードが指示されている場合は、前記複数の メモリバンクの内の任意のメモリバンクに対するアクセ ス処理が開始されてから第1のバンクビジー時間が経過 するまでの間、該アクセス処理の開始されたメモリバン 50 と、

クに対する新たなアクセス処理の開始を禁止し、省電力 モードが指示されている場合は、前記複数のメモリバン クの内の任意のメモリバンクに対するアクセス処理が開 始されてから前記第1のバンクビジー時間よりも長い第 2のバンクビジー時間が経過するまでの間、該アクセス 処理の開始されたメモリバンクに対する新たなアクセス 処理を禁止する構成を有することを特徴とする消費電力 制御装置。

【請求項5】 請求項4記載の消費電力制御装置に於い 10 T.

前記バンクビジー制御部は、

前記第1のバンクビジー時間に対応する第1のカウント 値が設定される第1のパンクビジー時間設定レジスタ

前記第2のバンクビジー時間に対応する第2のカウント 値が設定される第2のバンクビジー時間設定レジスタ と、

前記モード切り替え信号によって通常モードが指示され ている場合は、前記第1のバンクビジー時間設定レジス タに設定されているカウント値を選択し、省電力モード が指示されている場合は、前記第2のバンクビジー時間 設定レジスタに設定されているカウント値を選択するセ レクタ回路と、

前記各メモリバンク毎のバンクビジーカウンタであっ て、対応するメモリバンクに対するアクセス処理が開始 された時、前記第1, 第2のバンクビジー時間設定レジ スタに設定されているカウント値の内の、前記セレクタ 回路によって選択されているカウント値のカウントを開 始するバンクビジーカウンタと、前記各メモリバンク毎 30 のアクセス判定回路であって、対応するバンクビジーカ ウンタのカウント値に基づいて対応するメモリバンクへ のアクセスを許可するか否かを判定するアクセス判定回 路とを備えたことを特徴とする消費電力制御装置。

【請求項6】 請求項1記載の消費電力制御装置に於い て、

前記パンクビジー制御部は、前記モード切り替え信号に よるモードの切り替え時に外部から供給されるパンクビ ジー時間を保持し、前記複数のメモリバンクの内の任意 のメモリバンクに対するアクセス処理が開始されてから 前記保持しているバンクビジー時間が経過するまでの 間、前記アクセス処理の開始されたメモリバンクに対す る新たなアクセス処理の開始を禁止する構成を有するこ とを特徴とする消費電力制御装置。

【請求項7】 請求項6記載の消費電力制御装置に於い て、

前記パンクビジー制御部は、

前記モード切り替え信号によるモードの切り替え時に外 部から供給される前記パンクビジー時間に対応するパン クビジー値を保持するバンクビジー時間設定レジスタ

前記各メモリバンク毎のバンクビジーカウンタであって、対応するメモリバンクに対するアクセス処理が開始されることにより前記ンクビジー時間設定レジスタに設定されているバンクビジー値のカウントを開始するバンクビジーカウンタと、

前記各メモリバンク毎のアクセス判定回路であって、対応するバンクビジーカウンタのカウント値に基づいて対応するメモリバンクに対するアクセスを許可するか否かを判定するアクセス判定回路とを備えたことを特徴とする消費電力制御装置。

【請求項8】 複数のメモリバンクを備えた主記憶装置の消費電力を制御する消費電力制御方法であって、

前記主記憶装置を備えたコンピュータシステムの運用中に加えられるモード切り替え信号によって省電力モードが指示されている場合は、前記モード切り替え信号によって通常モードが指示されている場合に比較して、バンクビジーにより前記各メモリバンクに対するアクセスが禁止される割合を多くすることを特徴とする消費電力制御方法。

【請求項9】 複数のメモリバンクを備えた主記憶装置 20 の消費電力を制御する消費電力制御方法であって、

前記主記憶装置を備えたコンピュータシステムの運用中に加えられるモード切り替え信号によって通常モードが指示されている場合は、前記複数のメモリバンクの内の任意のメモリバンクに対するアクセス処理が開始されている予め決められているバンクビジー時間が経過するまでの間、該アクセス処理の開始を禁止し、省電力モードが指示されている場合は、前記複数のメモリバンクの内の何れか1つのメモリバンクに対するアクセス処理が開始されてから前記バンクビジー時間が経過するまでの間、前記複数のメモリバンク全てに対するアクセス処理の開始を禁止することを特徴とする消費電力制御方法。

【請求項10】 複数のメモリバンクを備えた主記憶装置の消費電力を制御する消費電力制御方法であって、前記主記憶装置を備えたコンピュータシステムの運用中に加えられるモード切り替え信号によって通常モードが指示されている場合は、前記複数のメモリバンクの内の任意のメモリバンクビジー時間が経過するまでの間、たなれている場合は、前記複数のメモリバンクに対する新たされてアクセス処理の開始を禁止し、省電力モードが指示されてアクセス処理の開始を禁止し、省電力モードが指示されている場合は、前記複数のメモリバンクの内の任意の対とのバンクビジー時間よりも長い第2のバンクビジー時間よりも長い第2のバンクビジー時間よりも長い第2のバンクビジー時間よりも長い第2のバンクビジー時間よりも長い第2のバンクビジー時間よりも長い第2のバンクビジー時間よりも長い第2のバンクビジー時間よりも長い第2のバンクビジー時間よりも長い第2の対したメモリバンクに対する新たなアクセス処理を禁止することを特徴とする消費電力制御方法。

【請求項11】 複数のメモリバンクを備えた主記憶装置の消費電力を制御する消費電力制御方法であって、

前記主記憶装置を備えたコンピュータシステムの運用中 に加えられるモード切り替え信号によるモードの切り替 え時に外部から供給されるパンクビジー時間を保持し、 前記複数のメモリバンクの内の任意のメモリバンクに対 するアクセス処理が開始されてから前記保持しているパ ンクビジー時間が経過するまでの間、前記アクセス処理 の開始されたメモリバンクに対する新たなアクセス処理 の開始を禁止することを特徴とする消費電力制御方法。

【発明の詳細な説明】

10 [0001]

【発明の属する技術分野】本発明は、複数のメモリバンクを備えた主記憶装置の消費電力を制御する技術に関し、特に、システム運用状態のままメモリバンクの最短アクセスサイクル時間をダイナミックに変更することにより消費電力を制御する技術に関する。

[0002]

【従来の技術】主記憶装置の消費電力を制御する従来の技術として、省電力モード時には通常モード時に比較してプロセッサの動作周波数を下げるという技術が従来から知られている。また、主記憶装置に対するアクセス処理を高速化するため、主記憶装置を複数のメモリバンクから構成する共に各メモリバンクのビジー状態を管理し、ビジー状態でないメモリバンクに対するメモリアクセスリクエストを選択的に実行するということが従来から行われている。ビジー状態の管理は、バンクビジー時間に基づいて行われており、このバンクビジー時間に基づいて行われており、このバンクビジー時間に基づいて行われており、このバンクビジー時間に、システム初期化時に設定される(例えば、特開平3-233754号公報)。

[0003]

【発明が解決しようとする課題】上述した従来の技術の内、動作周波数を変更することにより、主記憶装置の消費電力を制御する技術には、プロセッサ側のハードウェア量が増大するという問題がある。また、バンクビジー時間をシステム初期化時に設定できるようにした従来の技術は、将来、メモリバンクのバンクビジー時間が短縮された場合、それに容易に対応できるようにするためになされたものであり、主記憶装置の消費電力を制御するためのものではない。

【0004】そこで、本発明の目的は、プロセッサ側の 40 ハードウェア量を増大させることなく、複数のメモリバ ンクによって構成される主記憶装置の消費電力を制御で きるようにすることにある。

[0005]

【課題を解決するための手段】本発明の消費電力制御装置は、上記目的を達成するため、複数のメモリバンクを備えた主記憶装置の消費電力を制御する消費電力制御装置であって、前記各メモリバンクのバンクビジー状態を管理し、前記主記憶装置を備えたコンピュータシステムの運用中に加えられるモード切り替え信号によって省電 カモードが指示されている場合は、前記モード切り替え

信号によって通常モードが指示されている場合に比較して、バンクビジーにより前記各メモリバンクに対するアクセスが禁止される割合を多くするバンクビジー制御部を備えている。

5

【0006】この構成によれば、コンピュータシステムの動作時に、モード切り替え信号によって省電力モードにすることを指示すると、バンクビジーにより各メゼリバンクに対するアクセスが禁止される割合が多くなる。この結果、メモリバンクに対する単位時間当たりのアクセス回数が減り、主記憶装置の消費電力が低減する。ま 10 る。た、この構成は、プロセッサ側のハードウェアを増大させずに実現できる。 ※

【0007】バンクビジー制御部のより具体的な構成としては、例えば下記(A)~(C)の構成を採用することができる。

【0008】(A) 前記バンクビジー制御部は、前記モード切り替え信号によって通常モードが指示されている場合は、前記複数のメモリバンクの内の任意のメモリバンクに対するアクセス処理が開始されてから予め該アクセス処理の開始されたメモリバンクに対する新たなアクセス処理の開始を禁止し、省電力モードが指示されている場合は、前記複数のメモリバンクの内の何れか1つのメモリバンクに対するアクセス処理が開始されてから前記バンクビジー時間が経過するまでの間、前記複数のメモリバンク全てに対するアクセス処理の開始を禁止する構成を有する。

【0009】(B)前記バンクビジー制御部は、前記モード切り替え信号によって通常モードが指示されている場合は、前記複数のメモリバンクの内の任意のメモリバンクに対するアクセス処理が開始されてから第1のバンクビジー時間が経過するまでの間、該アクセス処理の開始されたメモリバングに対する新たなアクセス処理の開始を禁止し、省電力モードが指示されている場合は、前記複数のメモリバンクの内の任意のメモリバンクに対するアクセス処理が開始されてから前記第1のパンクビジー時間よりも長い第2のバンクビジー時間が経過するまでの間、該アクセス処理の開始されたメモリバンクに対する新たなアクセス処理を禁止する構成を有する。

【0010】(C) 前記パンクビジー制御部は、前記モード切り替え信号によるモードの切り替え時に外部から供給されるパンクビジー時間を保持し、前記複数のメモリバンクの内の任意のメモリバンクに対するアクセス処理が開始されてから前記保持しているバンクビジー時間が経過するまでの間、前記アクセス処理の開始されたメモリバンクに対する新たなアクセス処理の開始を禁止する構成を有する。

[0011]

【発明の実施の形態】次に本発明の実施の形態について 図面を参照して詳細に説明する。 【0012】図1は本発明の実施例のブロック図である。主記憶装置1は、リクエスト入力制御部2と、バンクビジー制御部3と、リクエストバッファ制御部4と、インターリーブアクセスを可能にするための第0~第3のメモリバンク5-0~5-3と、リブライ制御部6とを備えており、図示を省略した上位装置(プロセッサ)・と接続されている。

【0013】第0~第3のメモリバンク5-0~5-3は、ダイナミックRAM等の記憶素子によって構成される

【0014】リクエスト入力制御部2は、上位装置から送られてきたメモリアクセスリクエスト100を受信すると、それを解読し、アクセスアドレス200、リクエスト種別201、メモリへの書き込みデータ202及びリクエスト番号203を含むメモリアクセス情報をリクエストバッファ制御部4へ渡す。尚、リクエスト種別201が読み出しの場合は、書き込みデータ202は含まれない。

【0015】リクエストバッファ制御部4は、リクエスト入力制御部2から渡されたメモリアクセス情報を、それに従ったアクセス処理が可能となるまでの間、m(複数)ワード構成のリクエストバッファ41に一時的に保持させる。その際、空きワードの内の最若番のワードにメモリアクセス情報を保持させる。また、ワードi(0≦i≦m)に保持されているメモリアクセス情報に従ったアクセス処理が実行され、ワードiが空きになると、ワード(i+1)以降に保持されていたメモリアクセス情報が、1ワードずつ若番のワードにだるま落とし式に詰まっていく。

【0016】また、リクエストバッファ制御部4は、バンクビジー制御部3に対して、リクエストバッファ41にどのメモリバンクへのメモリアクセス情報が保持されているかを示すアクセス要求信号410~413(下位1桁の0~3がそれぞれメモリバンク5-0~5-3に対応し、論理"1"の場合は保持していることを示す)を出方する。例えば、メモリバンク5-0に対するメモリアクセス情報のみが保持されている場合は、アクセス要求信号410のみを"1"とし、メモリバンク5-2,5-3に対するメモリアクセス情報が保持されている場合は、アクセス要求信号412、413の2つを"1"とする。

【0017】また、リクエストバッファ制御部4は、リクエストバッファ41に保持されている各メモリバンクに対するメモリアクセス情報の内の、アクセス許可信号300~303(下位1桁の0~3がメモリバンク5-0~5-3に対応し、その値が"1"の場合は対応するメモリバンクへのアクセスを許可し、"0"の場合はアクセスを禁止することを示す)によってアクセスが許可50 されているメモリバンクに対するメモリアクセス情報

を、最若番ワードに保持されているものから優先的に処理する。その際、同一メモリバンクへ向かうメモリアクセス情報は、データ保証のため保持順序通りに処理し、異なるバンクに向かうメモリアクセス情報間ではアクセス所で、アクセス許可されたメモリバンクへのアクセス処理を行う。このアクセスが理に基づいて、そのメモリアクセス情報がアクセスへ使報に基づいて、そのメモリアクセス情報がアクセスへに対象にしているメモリバンク5-n(0 \leq n \leq 3)に対するバンク制御信号40n(アドレス,アクセス種別が書き込みの場合は書き込みデータを含む)を生成し、該当するメモリバンク5-nへ出力する。

【0018】メモリバンク5-nへのアクセス処理を開 始すると、リクエストバッファ制御部4は、アクセス開 始信号420~423(下位1桁の0~3はそれぞれメ モリバンク5-0~5-3に対応)の内の、メモリバン クnに対応するアクセス開始信号42nを"1"とす る。また、リクエストバッファ制御部4は、上位装置に 対してリクエスト処理開始のリプライとして処理したリ 20 る。 クエスト番号を送出する。このことにより上位装置は、 主記憶装置1でどのメモリアクセスリクエストが処理さ れたかを認識し、読み出しリクエストの場合には、この リプライ送出から一定マシンサイクル時間経過後に読み 出しデータ500~503をリプライ制御部6経由で取 得し、メモリアクセス処理を完了する。尚、リクエスト バッファ41に空きワードがなくなった場合には、主記 憶装置ビジー信号410を使用して主記憶装置1がビジ 一状態であることを上位装置へ通知し、上位装置からの メモリアクセスリクエスト送出を抑止する。

【0019】リプライ制御部6は、リプライデータ500~503を出力するメモリバンク5~0~5~3の内の読み出し対象となっているメモリバンクを選択し、選択したメモリバンクから出力されたリプライデータに対するECCチェック等を行う機能を有する。

【0020】バンクビジー制御部3は、各メモリバンク5-0~5-3がビジー状態であるかアクセス可能研部3かアクセス可能研究のあるかを管理しており、リクエストバッファ制御コートに対するアクセスが要求された場合、メモリバンク5-1に対するアクセスが観であればアクセス許可信号30nを"1"にしてメモリバンク5-nに対するアクセス 育明し、ビジー状態であればアクセス可能状態であるアクセス 許可し、ビジー状態ではでかるがビジー状態であるがアクセス 許可能状態であるがビジー状態であるがアクセス 許可能状態であるがアクセス 開始信号420~423 と、「切り替え信号101とに基づいて、サウトにするのか、省電力モードにするのかを指示する信号であ

り、例えば、コンピュータシステムの管理者がシステム 運用時に図示を省略したモード切り替えボタンを操作す ることにより発生させる。モード切り替え信号101に より省電力モードが指示されている場合は、通常モード が指示されている場合に比較して、アクセスが禁止され る割合(アクセス要求信号410~413が"1"とな っても直ちにアクセスを許可しない割合)が多くなるよ うに、ビジー状態、アクセス可能状態を管理する。

【0021】図2のブロック図に、上記した機能を有す 10 るパンクビジー制御部3の一構成例を示す。同図に示すように、バンクビジー制御部3は、バンクビジー時間設定レジスタ30と、フリップフロップで構成される各メモリバンク5-0~5-3毎のアクセス判定回路32-0~32-3と、メモリバンク5-0~5-3毎のセレクタ回路33-0~33-3とを備えている。

【0022】バンクビジー時間設定レジスタ30には、 バンクビジー時間に対応するカウント値が設定されている。

【0023】セレクタ回路33-0~33-3は、それぞれモード切り替え信号101が通常モードを指示している場合は、アクセス開始信号420~423を選択し、省電力モードを指示している場合は、アクセス開始信号420~423の論理和を選択する。

【0024】バンクビジーカウンタ31-0~31-3は、それぞれセレクタ回路33-0~33-3の出力信号が立ち下がることにより、バンクビジー時間設定レジスタ30に設定されているカウント値をプリセットし、30 1マシンサイクル毎にカウント値を「-1」する。カウント値が「0」になると、カウント値を0ホールドし、対応するメモリバンクがアクセス可能状態になったことを表示する。

【0025】アクセス判定回路32-0~32-3は、それぞれアクセス要求信号410~413が"1"になり、メモリバンク5-0~5-3に対するアクセスが要求されると、バンクビジーカウンタ31-0~31-3のカウント値が「0」の場合は、直ちにアクセス許可信号300~303を"1"にして対応するメモリバンクグシタ31-0~31-3のカウント値が「0」でない場合は、カウント値が「0」になるのを待ってアクセス許可信号300~303を"1"にする。

【0026】以下にバンクビジー制御部3の動作を説明をする。

【0027】先ず、モード切り替え信号101が通常モードを指示している場合(モード切り替え信号= "0"の場合)の動作を説明する。今、例えば、バンクビジーカウンタ31-0~31-3のカウント値が全て「0」50 の状態に於いて、メモリバンク5-0に対応するアクセ

する。

ス開始信号420のみが"1"になったとする。このと き、各セレクタ回路33-0~33-3は、アクセス開 始信号420~423を選択する状態になっているの で、セレクタ回路 3 3 - 0 の出力信号のみが "1" とな った後に立ち下がり、他のセレクタ回路33-1~33 - 3の出力信号は"0"のままとなる。この結果、バン クビジーカウンタ 3 1 - 0 ~ 3 1 - 3 の内の、バンクビ ジーカウンタ31-0のみにパンクビジー時間に対応し たカウント値(バンクビジー時間設定レジスタ30に設 定されているカウント値)がプリセットされ、他のバン 10 のタイミングよりも1T遅れでリクエストバッファ制御 クビジーカウンタ31-1~31-3のカウント値は 「0」のままとなる。従って、メモリバンク5-0のみ がアクセス禁止状態となり、他のメモリバンク5-1~ 5-3はアクセス可能状態のままとなる。その後、バン クビジーカウンタ31-0は、1マシンサイクル毎にカ ウント値を一1する。そして、バンクビジー時間が経過 し、バンクビジーカウンタ31-0のカウント値が 「0」になると、メモリバンク5-0がアクセス可能状 態になる。

【0028】次に、モード切り替え信号101が省電力 モードを指示している場合(モード切り替え信号= "1"の場合)の動作を説明する。今、例えば、バンク ビジーカウンタ31-0~31-3のカウント値が全て 「0」の状態に於いて、メモリバンク5-0に対するア クセス開始信号420のみが"1"になったとする。こ の時、各セレクタ回路33-0~33-3は、アクセス 開始信号420~423の論理和を選択する状態になっ ているので、全てのセレクタ回路33-0~33-3の 出力信号が"1"となった後に立ち下がる。この結果、 クビジー時間に対応するカウント値がプリセットされ る。従って、全てのメモリバンク5-0~5-3に対す るアクセスが禁止状態になる。その後、各バンクビジー カウンタ31-0~31-3は、1マシンサイクル毎に カウント値を-1する。そして、バンクビジー時間が経 過し、パンクビジーカウンタ31-0~31~3のカウ ント値が「0」となることにより、メモリバンク5-0 ~5-3がアクセス可能状態となる。

[0029]

【実施例の動作の説明】次に本実施例の動作について各 図を参照して詳細に説明する。ここで、1マシンサイク ル時間を1Tと定義し、本実施例のコンピュータシステ ムにおいては、上位装置から主記憶装置1に対するメモ リアクセスレートを4T/1リクエストとする。また、 リクエストバッファ制御部4からメモリバンク5一nへ のリクエスト発行最小レートについても上位装置インタ フェース同様に4 T/1リクエストの発行レートとし、 パンクビジー時間(或るメモリバンクに対するアクセス 処理が開始されてから、上記或るメモリバンクに対する

【0030】最初に通常モード時における主記憶装置1 のメモリインターリーブ動作を、図3のタイミングチャ

ートを参照して説明する。

【0031】図3に示すようにT0時刻、T4時刻、T 8時刻、T12時刻、…に於いて、リクエスト入力制御 ,部2が上位装置から送られてきたメモリバンク5-0. 5-1, 5-2, 5-3に対するメモリアクセスリクエ ストRQ0, RQ1, RQ2, RQ3, …を受信し、こ 部4内のリクエストバッファ41にメモリアクセスリク エストRQ0, RQ1, RQ2, RQ3, …と対応する メモリアクセス情報RQ0a, RQ1a, RQ2a, R Q3a, …が格納されたとする。尚、T0時刻に於いて は、リクエストバッファ41は空状態であり、パンクビ ジーカウンタ31-0~31-3のカウント値は全て 「0」になっているとする。

【0032】T1時刻でメモリアクセス情報RQ0aが リクエストパッファ41のワード0に格納されると、リ 20 クエストバッファ制御部4は、アクセス要求信号410 を"1"にし、メモリバンク5-0に対するアクセスを バンクビジー制御部3に要求する。この時、バンクビジ ーカウンタ31-0のカウント値は「0」になってお り、先行リクエストが存在しないことを示しているの で、アクセス判定回路32-0は、アクセス許可信号3 00を"1"にし、リクエストバッファ制御部4に対し てメモリバンク5-0のアクセス処理を許可する。これ により、リクエストバッファ制御部4は、バンク制御信 号400を使用したメモリバンク5-0へのアクセス処 全てのバンクビジーカウンタ31-0~31-3にバン 30 理を開始すると共に、アクセス開始信号420を1Tの 間"1"にしメモリバンク5-0に対するアクセス処理 を開始したことをバンクビジー制御部3に通知する。そ の後、リクエストバッファ制御部4は、アクセス処理を 開始したメモリバンク5-0へのアクセス要求信号41 0を"0"に戻す。

【0033】アクセス開始信号420が立ち下がり、セ レクタ回路33-0の出力信号が立ち下がると、バンク ビジーカウンタ31-0がバンクビジー時間設定レジス タ30に設定されているカウント値 (この例の場合、バ 40 ンクビジー時間 1 6 Tだけメモリバンクをビジー状態に するためのカウント値「15」)をプリセットし(T2 時刻)、以後1T毎にカウント値を-1する。この結 果、メモリバンク5-0は、T2時刻~T16時刻まで の間、ビジー状態となり、メモリバンク5-0への次回 のアクセス処理が許可されるのは、T17時刻となる。 【0034】その後、T5時刻に於いてメモリアクセス リクエストRQ1に対応するメモリアクセス情報RQ1 aがリクエストパッファ41のワード0に格納される と、メモリアクセス情報RQ0aが格納された場合と同 次のアクセスが可能になるまでの最短時間)を16Tと 50 様の動作が行われ、T5時刻に於いてメモリバンク5-

1に対するアクセス処理が開始され、T6時刻において バンクビジーカウンタ31-1に「15」がプリセット され、T20時刻までメモリバンク5-1がバンクビジ 一状態となる。

【0035】その後、T9時刻に於いてメモリアクセス リクエストRQ2に対応するメモリアクセス情報RQ2 aがリクエストバッファ41に格納されると、T9時刻 に於いてメモリバンク5-2に対するアクセス処理が開 始され、T10時刻に於いてバンクビジーカウンタ31 -2に「15」がプリセットされ、T24時刻までメモ 10 リバンク5-2がバンクビジー状態となる。

【0036】その後、T13時刻に於いてメモリアクセ スリクエストRQ2に対応するメモリアクセス情報RQ 2aがリクエストバッファ41に格納されると、T13 時刻に於いてメモリバンク5-3に対するアクセス処理 が開始され、T14時刻に於いてバンクビジーカウンタ 31-3に「15」がプリセットされ、T28時刻まで メモリバンク5-3はバンクビジー状態となる。

【0037】これ以降も、4Tサイクルで、メモリバン

【0038】このように通常モード時には、4Tサイク ル毎に、メモリバンク5-0~5-3に対するアクセス 処理が順次開始され、各メモリバンク5-0~5-3に 於いては、バンクビジー時間16 Tが経過する毎 (アク セス処理が完了する毎) に新たなアクセス処理が開始さ れるので、タイミングチャートのT13時刻以降は全メ モリバンク5-0~5-3の記憶素子が動作状態とな

【0039】次に省電力モード時における主記憶装置1 の動作を図4のタイミングチャートを参照して説明す る。

【0040】図4に示すように、T0時刻, T4時刻, T8時刻, T12時刻, T16時刻に於いて、リクエス ト入力制御部2が、上位装置から送られてきたメモリバ ν 05-0,5-1,5-2,5-3,5-0に対する メモリアクセスリクエストRQ0, RQ1, RQ2, R Q3, RQ4を受信し、このタイミングより1T遅れで リクエストバッファ制御部4のリクエストバッファ41 へ各メモリアクセスリクエストRQO, RQ1, RQ 2, RQ3, RQ4と対応するメモリアクセス情報RQ Oa, RQ1a, RQ2a, RQ3a, RQ4aが格納 されたとする。尚、TO時刻に於いては、リクエストバ ッファ41が空き状態で、各バンクビジーカウンタ31 -0~31-3のカウント値が「0」であったとする。 【0041】T1時刻に於いて、メモリアクセスリクエ ストRQ0に対応するメモリアクセス情報RQ0aがリ クエストバッファ41のワード0に格納されると、リク エストパッファ制御部4は、アクセス要求信号410を

ンクビジー制御部3に要求する。この時、バンクビジー カウンタ31-0のカウント値は「0」になっており、 先行リクエストが存在しないことを示しているので、ア クセス判定回路32-0は、アクセス許可信号300を "1"にし、リクエストバッファ制御部4によるメモリ バンク5-0へのアクセス処理を許可する。これによ り、リクエストパッファ制御部4は、パンク制御信号4 00を使用したメモリバンク5-0へのアクセス処理を 開始すると共に、アクセス開始信号420を1T間 "1"にしバンクビジー制御部3へメモリバンク5-0

12

へのアクセス処理を開始したことを通知する。その後、 リクエストバッファ制御部4は、アクセス処理を開始し たメモリバンク5-0へのアクセス要求信号410を "0"に戻す。

【0042】アクセス開始信号420が立ち下がり、セ レクタ回路33-0~33-3の出力信号が立ち下がる と、全てのパンクビジーカウンタ31-0~31-3が バンクビジー時間設定レジスタ30に設定されているカ ウント値「15」をプリセットし(T2時刻)、以後1 バンク5-0~5-3は、T16時刻までの間、バンク ビジー状態となる。

> 【0043】T17時刻に於いて、バンクビジーカウン タ31-0~31-3のカウント値が「0」となると、 アクセス判定回路32-0~32-3は、アクセス許可 信号300~303を"1"とし、全てのメモリバンク 5-0~5-3に対するアクセス処理を許可する。これ により、リクエストバッファ制御部4は、アクセス処理 が許可されているメモリバンクに対するメモリアクセス 30 情報の内の、最若番ワードに格納されているメモリアク セス情報(この例では、リクエストバッファ41のワー ドOに格納されているメモリアクセス情報RQ1a) に 従って、メモリバンク5-1に対するアクセス処理を開 始すると共に、アクセス開始信号421を"1"にして メモリバンク5-1へのアクセス処理を開始したことを バンクビジー制御部3に通知する。その後、リクエスト バッファ制御部4は、アクセス処理を開始したメモリバ ンク5-1に対するアクセス要求信号411を"0"に 戻す。尚、このT17時刻に於いては、全てのメモリバ 40 ンク5-0~5-3に対するアクセス許可信号300~ 303が"1"となっているが、リクエストバッファ制 御部4からメモリバンク5-0~5-3への最小アクセ スサイクル4Tが経過した時点に於いては、全てのアク セス許可信号300~303が全て"0"となるので、 メモリバンクに対するアクセス処理は行われない。

【0044】T18時刻に於いて、全てのパンクビジー カウンタ31-0~31-3がパンクビジー時間設定レ ジスタ30に設定されているカウント値「15」をプリ セットする。この結果、T32時刻まで全てのメモリバ "1"にしてメモリバンク5-0に対するアクセスをバ 50 ンク5-0~5-3がバンクビジー状態になる。

【0045】以下、同様の動作が行われ、16 T間隔で 1つのメモリバンクに対するアクセス処理が開始され る。このように、省電力モード時には、16 T間隔で1 つのメモリバンクに対するアクセス処理が開始されるの で、同時に複数のメモリバンクが動作することはない。 従って、省電力モード時に於いては、通常モード時と比 較して全メモリバンクの動作率は、1/4へと制限され る。

[0046]

て図面を参照して詳細に説明する。

【0047】図5はバンクビジー制御部3の他の構成例 を示すプロック図であり、第1, 第2のバンクビジー時 間設定レジスタ30-0,30-1と、メモリバンク5 -0~5-3に対応して設けられたバンクビジーカウン タ31-0~31-3と、アクセス判定回路32-0~ 32-3と、セレクタ回路33とから構成されている。

【0048】第1のバンクビジー時間設定レジスタ30 -0には、通常モード時のバンクビジー時間に対応する 一時間設定レジスタ30-1には、省電力モード時のバ ンクビジー時間に対応する第2のカウント値が設定され ている。第2のカウント値は、第1のカウント値よりも 大きな値となっている。

【0049】セレクタ回路33は、モード切り替え信号 101によって通常モードが指示されている場合は第1 のバンクビジー時間設定レジスタ30-0のカウント値 を選択し、省電力モードが指示されている場合は、第2 のバンクビジー時間設定レジスタ30-1のカウント値 を選択する。

【0050】メモリバンク5-0~5-3に対応して設 けられているバンクビジーカウンタ31-0~31-3 は、アクセス開始信号420~423の立ち下がりに於 いて、セレクタ回路30によって選択されている第1或 いは第2のカウント値をプリセットし、1マシンサイク ル毎にカウント値を-1する。カウント値が「0」にな ると、カウント値を0ホールドし、対応するメモリバン クがアクセス可能状態になったことを表示する。

【0051】アクセス判定回路32-0~32-3は、 それぞれアクセス要求信号410~413が"1"にな 40 り、メモリバンク5-0~5-3に対するアクセスが要 求されると、バンクビジーカウンタ31-0~31-3 のカウント値が「0」の場合は、直ちにアクセス許可信 号300~303を"1"にして対応するメモリバンク 5-0~5-3へのアクセスを許可し、バンクビジーカ ウンタ31-0~31-3のカウント値が「0」でない 場合は、カウント値が「0」になるのを待ってアクセス 許可信号300~303を"1"にする。

【0052】次に、本実施例の動作について説明する。

アクセスを要求するアクセス要求信号410が"1"に なったとすると、アクセス判定回路320は、バンクビ ジーカウンタ31-0のカウント値が「0」であれば直 ちにアクセス許可信号300を"1"にし、カウント値 が「0」でなければ「0」になるのを待ってアクセス許 可信号300を"1"にする。

【0054】アクセス許可信号300が"1"になる と、リクエストバッファ制御部4は、メモリバンク5-0に対するアクセス処理を開始すると共に、アクセス開 【発明の他の実施例】次に、本発明の他の実施例につい 10 始信号420を1Tの間"1"にし、バンクビジー制御 部3にメモリバンク5-0に対するアクセス処理を開始 したことを通知する。その後、リクエストバッファ制御 部4は、アクセス処理を開始したメモリバンク5-0に 対するアクセス要求信号410を"0"に戻す。

【0055】アクセス開始信号420が立ち下がると、 バンクビジーカウンタ31-0は、セレクタ回路33に よって選択されている第1或いは第2のカウント値をプ リセットし、1マシンサイクル毎にカウント値を-1す る。つまり、モード切り替え信号101によって通常モ 第1のカウント値が設定されている。第2のバンクビジ 20 ードが指示されている場合は、第1のカウント値をプリ セットして1マシンサイクル毎にカウント値を-1し、 省電力モードが指示されている場合は、第2のカウント 値をプリセットして1マシンサイクル毎にカウント値を - 1 する。カウント値が「0」となるまでは、メモリバ ンク5-0に対するアクセスは禁止される。ここで、前 述したように、第2のカウント値は第1のカウント値よ りも大きな値であるので、省電力モード時には通常モー ド時よりも長い時間、メモリバンク5-0へのアクセス が禁止されることになり、メモリバンクを構成するメモ 30 リ素子の動作率を下げることができる。尚、他のメモリ バンク5-1~5-3に於いても、同様の動作が行わ れ、省電力モード時にはメモリバンクを構成するメモリ 素子の動作率が、通常モード時よりも下げられる。

> 【0056】図6はバンクビジー制御部3のその他の構 成例を示すプロック図であり、メモリバンク5-0~5 -3に対応して設けられたバンクビジーカウンタ31-0~31-3と、アクセス判定回路32-0~32-3 と、バンクビジー時間設定レジスタ34とから構成され

【0057】バンクビジー時間設定レジスタ34は、モ ード切り替え信号101をレジスタへのセット信号と し、外部から加えられるパンクビジー時間に対応するバ ンクビジー値102を取り込む。

【0058】バンクビジーカウンタ31-0~31-3 は、アクセス開始信号420~423の立ち下がりに於 いて、パンクビジー時間設定レジスタ34に設定されて いるパンクビジー値をプリセットし、1マシンサイクル 毎にカウント値を一1する。カウント値が「0」になる と、カウント値を0ホールドし、対応するメモリバンク 【0053】今、例えば、メモリバンク5-0に対する 50 がアクセス可能状態になったことを表示する。

15

【0059】アクセス判定回路32-0~32-3は、 それぞれアクセス要求信号410~413が"1"にな り、メモリバンク5-0~5-3に対するアクセスが要 求されると、バンクビジーカウンタ31-0~31-3 のカウント値が「0」の場合は、直ちにアクセス許可信 号300~303を"1"にして対応するメモリバンク 5-0~5-3へのアクセスを許可し、バンクビジーカ ウンタ31-0~31-3のカウント値が「0」でない 場合は、カウント値が「0」になるのを待ってアクセス 許可信号300~303を"1"にする。

【0060】次に、本実施例の動作を説明する。

【0061】今、例えば、メモリバンク5-0に対する アクセス要求信号410が"1"になったとすると、ア クセス判定回路320は、バンクビジーカウンタ31-0のカウント値が「0」であれば直ちにアクセス許可信 号300を"1"にし、カウント値が「0」でなければ 「0」になるのを待ってアクセス許可信号300を "1"にする。

【0062】アクセス許可信号300が"1"になる と、リクエストバッファ制御部4は、メモリバンク5-20 0に対するアクセス処理を開始すると共に、アクセス開 始信号420を1Tの間"1"にしバンクビジー制御部 3にメモリバンク5-0に対するアクセス処理を開始し たことを通知する。その後、リクエストバッファ制御部 4は、アクセス処理を開始したメモリバンク5-0に対 するアクセス要求信号410を"0"に戻す。

【0063】アクセス開始信号420が立ち下がると、 パンクビジーカウンタ31-0は、バンクビジー時間設 定レジスタ34に設定されているバンクビジー値をプリ セットし、1マシンサイクル毎にカウント値を-1す る。カウント値が「0」となるまでは、メモリバンク5 -0に対するアクセスは禁止される。ここで、前述した ように、バンクビジー時間設定レジスタ34には、モー ド切り替え信号101に同期して任意のバンクビジー値 を設定することができるので、モード切り替え信号10 1によって省電力モードを指示する場合には、通常モー ドを指示する場合よりも大きなパンクビジー値をバンク ビジー時間設定カウンタ34に設定することにより、省 電力モード時にメモリバンク5-0へのアクセスが禁止 される時間を通常モード時よりも長い時間にすることが 40 30,30-0,30-1,34…バンクビジー時間設 できる。この結果、省電力モード時に於ける、メモリバ ンクを構成するメモリ素子の動作率を通常モード時より も下げることができる。尚、他のメモリバンク5-1~ 5-3に於いても、同様の動作が行われ、省電力モード 時にはメモリバンクを構成するメモリ素子の動作率が、

通常モード時よりも下げられる。

[0064]

【発明の効果】以上説明したように、本発明の消費電力 制御装置は、コンピュータシステムの運用中に加えられ るモード切り替え信号によって省電力モードが指示され ている場合は、通常モード時に比較して、バンクビジー 『により各メモリバンクに対するアクセスが禁止される割 合を多くするバンクビジー制御部を備えているので、プ ロセッサ側のハードウェア量を増大させることなく、主 10 記憶装置の消費電力を制御できる。

【0065】従って、本発明の消費電力制御装置をバッ テリ駆動が可能なノート型パーソナルコンピュータ等に 適用すれば、バッテリ駆動時間を長くすることができ、 また、プロセッサと主記憶装置が物理的に別のコンピュ ータケージに実装されているような大型コンピュータシ ステム等に適用すれば、主記憶装置側の冷却装置に問題 が発生し温度異常を検出した時に主記憶装置側の消費電 力を抑えることでシステムダウンに至ることなく保守交 換時までシステムの運転を継続することが可能になる。

【図面の簡単な説明】

【図1】本発明の実施例のプロック図である。

【図2】バンクビジー制御部3の一構成例を示すブロッ ク図である。

【図3】通常モード時の動作を示すタイミングチャート である。

【図4】省電力モード時の動作を示すタイミングチャー トである。

【図5】バンクビジー制御部3の他の構成例を示すプロ ック図である。

30 【図6】バンクビジー制御部3のその他の構成例を示す プロック図である。

【符号の説明】

1…主記憶装置

2…リクエスト入力制御部

3…パンクビジー制御部

4…リクエストバッファ制御部

41…リクエストバッファ


5-0~5-3…メモリバンク


6…リプライ制御部

31-0~31-3…バンクビジーカウンタ


32-0~32-3…アクセス判定回路

33, 33-0~33-3…セレクタ回路






【図4】



【図5】



【図6】

